FR系列时钟配置疑问

使用FR5989 ，时钟如下配置：

    WDTCTL = WDTPW + WDTHOLD; //close the watchdog of the mcu      

    CSCTL0 = CSKEY;                   //password // Unlock CS registers
    CSCTL1 = DCOFSEL0 + DCOFSEL1;                      // Set DCO to 8MHz
    CSCTL2 = SELA__LFXTCLK | SELS__DCOCLK | SELM__DCOCLK;// MCLK=DCO; SMCLK=DCO  
    //CSCTL2 = SELA__LFXTCLK | SELS__MODCLK | SELM__MODCLK;// MCLK=DCO; SMCLK=DCO  
    CSCTL3 = DIVA__1 | DIVM__1 | DIVS__1;             // Divide DCO/1; MCLK = 8MHZ
    CSCTL0_H = 0;                           // Lock CS registers  
    
    PM5CTL0 &= ~LOCKLPM5;  //unlock IO

下图为IO模拟的时序，非常之慢。。不知道时钟出了什么问题